このガイドは、理論的なEDAシミュレーションと物理的な製造可能性の間のギャップを埋めるように設計されています。経験豊富な西洋のエンジニアは、基板が完全にシミュレーションされても、銅の不均衡やレジストレーション公差のためにラミネーション中に失敗する「過剰設計」の問題に直面することがよくあります。

このコンテンツは、スタックアップの物理学に焦点を当てています。PCBを単なるキャリアとしてではなく、複雑な導波路として扱います。IPC-6012 Class 3規格と電源供給ネットワーク（PDN）インピーダンスのニュアンスを強調することにより、DUXPCBを、25Gbps以上の速度で信号完全性を維持する32層設計を実行できる技術パートナーとして位置付けています。目標は、「基板あたりの価格」から「高複雑性システムの歩留まりと信頼性」への会話を移行させることです。

高速FPGA、112G SerDes、高密度BGAフットプリントの時代において、単純な4層基板から複雑な10〜32層構造への移行は、単なる配線密度の問題ではなく、電磁界管理の問題です。DUXPCBでは、年間数千のデザインを見ています。最も成功しているデザインは、多層スタックアップを精密に設計されたコンポーネントとして扱っています。

適切に設計されたスタックアップは、EMIに対する最初の防御線です。主な目標は、すべての信号に対して低インピーダンスのリターンパスを提供することです。

• 対称性は必須：180℃以上のラミネーションサイクル中の「反りやねじれ」を防ぐために、スタックアップは中心に対して対称でなければなりません。これには、銅重量、誘電体厚さ、および材料タイプが含まれます。
• イメージプレーン効果：すべての信号層は、固体リファレンスプレーン（GNDまたはPWR）に隣接している必要があります。高速設計（>1GHz）の場合、平面EMI放射を最小限に抑えるためにGNDが推奨されます。
• タイトカップリング：信号層とそのリファレンスプレーン間の誘電体厚さを減らす（例：3ミルまたは4ミルのプリプレグを使用）と、ループエリアとクロストークが大幅に減少します。

10層以上では、マイクロストリップ（外層）からストリップライン（内層）ルーティングに移行します。

• インピーダンス制御：Polar SI9000アルゴリズムを使用してトレース幅を計算します。標準の50Ωシングルエンドまたは100Ω差動ペアの場合、許容誤差は±10％（ハイエンドRFの場合は±5％）に保つ必要があります。
• ビアスタブ管理：20層以上の基板では、スルーホールビアの「スタブ」が共振アンテナとして機能します。10Gbpsを超える信号の場合、チャネル帯域幅を維持するには、バックドリルまたはブラインド/ベリードビアが不可欠です。
• ガラス織り効果：超高速信号の場合、標準の7628ガラス織りは、Dkの変動によりスキューを引き起こす可能性があります。「スプレッドガラス」ファブリック（例：1067または1086）を使用して、一貫した位相整合を確保することをお勧めします。

多層設計における一般的な落とし穴は、電源供給ネットワークを無視することです。

• プレーン共振：大きな電源/グランドプレーンペアは、平行平板コンデンサとして機能します。高周波では、これらが共振する可能性があります。GND-PWR-GND層をインターリーブすると、これらの共振を抑制するのに役立ちます。
• 低ESRデカップリング：0201または0402デカップリングコンデンサを、BGA電源ピンにできるだけ近づけて配置します。「Via-in-Pad」（VIPPO）テクノロジーを使用して、寄生インダクタンスを最小限に抑えます。DUXPCBは、エポキシ充填およびキャップビアでこれをサポートしています。

層3の銅被覆率が80％で、層4が10％の場合、基板はリフロー中に反ります。

• プロのヒント：空き領域で銅盗み（ドットパターン）を使用して、信号ネットに影響を与えることなく、プレーン全体の銅密度をバランスさせます。

16〜32層基板では、巨大な銅プレーンがアセンブリ中にヒートシンクとして機能します。

• プロのヒント：IPC-2221規格に合わせて、プレーン接続の熱緩和が最適化されていることを確認し、「コールドはんだ接合」を防ぎながら、十分な電流容量を維持します。

DUXPCBは、高層数、高信頼性の製造を専門としています。当社の施設は、以下に最適化されています。

• 層数：2〜32層（標準）、最大64層（高度）。
• 高Tg材料：IT-180A、S1000-2、Isola 370HR、およびRogersハイブリッド。
• 精密レジストレーション：高度なLDI（レーザー直接イメージング）により、層間レジストレーションが±2ミル以内に確保され、0.4mmピッチBGAに不可欠です。
• コンプライアンス：ミッションクリティカルなアプリケーション向けの完全なIPC-6012 Class 3およびAS9100D認証。