이 가이드는 이론적인 EDA 시뮬레이션과 실제 제조 가능성 사이의 격차를 해소하도록 설계되었습니다. 숙련된 서구 엔지니어는 보드가 완벽하게 시뮬레이션되지만 구리 불균형 또는 등록 허용 오차로 인해 적층 중에 실패하는 "과도한 설계" 문제에 직면하는 경우가 많습니다.
이 내용은 스택업의 물리학에 중점을 둡니다. PCB를 단순한 캐리어가 아닌 복잡한 도파관으로 취급합니다. IPC-6012 Class 3 표준과 전력 분배 네트워크(PDN) 임피던스의 미묘한 차이를 강조함으로써 DUXPCB를 25Gbps+ 속도로 신호 무결성을 유지하는 32 레이어 설계를 실행할 수 있는 기술 파트너로 자리매김합니다. 목표는 "보드당 가격"에서 "고복잡성 시스템의 수율 및 신뢰성"으로 대화를 전환하는 것입니다.
고속 FPGA, 112G SerDes 및 고밀도 BGA 풋프린트 시대에는 단순한 4 레이어 보드에서 복잡한 10-32 레이어 구조로의 전환이 더 이상 라우팅 밀도에만 관련된 것이 아니라 전자기장 관리에 관한 것입니다. DUXPCB에서는 매년 수천 개의 설계를 봅니다. 가장 성공적인 설계는 멀티레이어 스택업을 정밀하게 설계된 구성 요소로 취급합니다.
잘 설계된 스택업은 EMI에 대한 첫 번째 방어선입니다. 주요 목표는 모든 신호에 대해 낮은 임피던스 리턴 경로를 제공하는 것입니다.
| 기능 | 4-6 레이어 | 8-12 레이어 | 16-32 레이어 |
|---|---|---|---|
| 일반적인 응용 분야 | IoT, 간단한 컨트롤러 | 서버, 네트워킹 | 하이엔드 컴퓨팅, 항공우주 |
| 신호 무결성 | 보통(높은 크로스토크) | 높음(차폐 스트립라인) | 초고(절연 초점) |
| PDN 임피던스 | 높음 | 낮음(전용 평면) | 초저(인터리브 평면) |
| 최소 트레이스/공간 | 4/4 mil | 3.5/3.5 mil | 3/3 mil (DUX 가능) |
| 종횡비 | 8:1 | 10:1 | 12:1+ |
10 레이어 이상에서는 마이크로스트립(외부 레이어)에서 스트립라인(내부 레이어) 라우팅으로 전환합니다.
멀티레이어 설계의 일반적인 함정은 전력 분배 네트워크를 무시하는 것입니다.
레이어 3이 80% 구리 커버리지를 갖고 레이어 4가 10%를 갖는 경우 리플로우 중에 보드가 휘어집니다.
16-32 레이어 보드에서 대형 구리 평면은 조립 중에 방열판 역할을 합니다.
DUXPCB는 고레이어 수, 고신뢰성 제작을 전문으로 합니다. 당사 시설은 다음을 위해 최적화되었습니다.
