হাজার হাজার পিসিবি ডিজাইন ফাইল পর্যালোচনা করার পর, আমাদের ইঞ্জিনিয়ারিং টিম একই ভুল বারবার দেখতে পেয়েছে — স্টার্টআপ প্রোটোটাইপ থেকে শুরু করে প্রতিষ্ঠিত কোম্পানিগুলির প্রোডাকশন বোর্ড রিভিশন পর্যন্ত। এই ত্রুটিগুলির বেশিরভাগই ইডিএ (EDA) টুলগুলিতে অদৃশ্য থাকে এবং ডিআরসি (DRC) পরিষ্কারভাবে পাস করে, কিন্তু এগুলি ম্যানুফ্যাকচারিং ফ্লোরে বা ফিল্ডে বাস্তব ব্যর্থতার কারণ হয়।

এটি সাতটি সবচেয়ে প্রভাবশালী পিসিবি ডিজাইন ভুলের একটি ফিল্ড গাইড, যা আপনি আজই প্রয়োগ করতে পারেন এমন কংক্রিট নিয়ম সহ।

ভুল ১: সংলগ্ন প্যাডের মধ্যে সোল্ডার মাস্ক স্লিপার

যখন দুটি প্যাড কাছাকাছি থাকে, তখন তাদের মধ্যে সোল্ডার মাস্কের খোলা অংশটি নির্ভরযোগ্যভাবে প্রিন্ট করার জন্য খুব সরু হতে পারে। ০.১ মিমি (৪ মিল) এর চেয়ে সরু সোল্ডার মাস্ক স্লিপার সোল্ডার রিফ্লোর সময় খুলে যেতে পারে, যার ফলে ব্রিজিং হয়। প্যাডের জ্যামিতি আপনার ইডিএ (EDA) টুলে সঠিক দেখায় — ডিআরসি (DRC) পাস করে — কিন্তু বোর্ডটি শর্টস সহ ফিরে আসে।

নিয়ম: ফাইন-পিচ কম্পোনেন্টগুলিতে প্যাড জ্যামিতি চূড়ান্ত করার আগে সর্বদা আপনার ফ্যাব (fab) এর ন্যূনতম সোল্ডার মাস্ক ওয়েব ডাইমেনশন (web dimension) অনুরোধ করুন।

ভুল ২: বোর্ড প্রান্তের সাথে কপার ক্লিয়ারেন্সের ভুল

বোর্ডের প্রান্তের খুব কাছাকাছি থাকা কপার ডিপ্যানেলিং (রাউটিং বা ভি-স্কোরিং) এর সময় ক্ষতিগ্রস্ত হয়। রাউটেড বোর্ডগুলির জন্য স্ট্যান্ডার্ড ন্যূনতম ০.৩ মিমি এবং ভি-স্কোরড বোর্ডগুলির জন্য ০.৫ মিমি। এই নিয়ম লঙ্ঘনকারী ট্রেসগুলি (traces) গারবার (Gerber) ভিউয়ারগুলিতে ঠিকঠাক দেখায় কিন্তু রাউটিং বিট দ্বারা ক্ষতিগ্রস্ত হয়, যার ফলে ফিল্ডে বিরতিহীন ওপেন (open) হয় — সবচেয়ে খারাপ ধরনের ব্যর্থতা কারণ এটি পরিবেশগত (কম্পন-ট্রিগার) হতে পারে।

ক্যাস্টেলেটেড বোর্ডগুলির (edge-mount PCBs) জন্য, এই সীমাবদ্ধতাটি উল্টে যায় — কপারটি ইচ্ছাকৃতভাবে বোর্ড প্রান্ত পর্যন্ত প্রসারিত করতে হবে। আপনার ফ্যাব (fab) নোটে স্পষ্টভাবে ক্যাস্টেলেটেড হোল (castellated holes) উল্লেখ করুন এবং এই বৈশিষ্ট্যের জন্য আপনার ফ্যাব (fab) এর সমর্থন নিশ্চিত করুন।

ভুল ৩: ভিয়া-ইন-প্যাড (via-in-pad) প্রয়োজনীয়তা উপেক্ষা করা

এসএমটি (SMT) প্যাডের ভিতরে ভিয়া (vias) স্থাপন করা (ভিয়া-ইন-প্যাড) বিজিএ (BGA) ব্রেকআউটের জন্য একটি চমৎকার এইচডিআই (HDI) কৌশল। ভুলটি হলো ভিয়া ফিল (via fill) অনুরোধ না করে এটি নির্দিষ্ট করা। একটি আনফিল্ড (unfilled) ভিয়া-ইন-প্যাড একটি সোল্ডার ট্র্যাপ (solder trap) তৈরি করে — গলিত সোল্ডার কম্পোনেন্টের সাথে সঠিক জয়েন্ট তৈরি করার পরিবর্তে ভিয়া ব্যারেলের মধ্যে প্রবাহিত হয়। ফলাফল হল একটি দুর্বল বা ওপেন সোল্ডার জয়েন্ট, যা এক্স-রে (X-ray) ছাড়া সনাক্ত করা অসম্ভব।

আপনি যদি ভিয়া-ইন-প্যাড ব্যবহার করেন, তবে সর্বদা নির্দিষ্ট করুন: ফিল্ড এবং ক্যাপড ভিয়া (কপার-ফিল্ড এবং প্যাডের পৃষ্ঠের সাথে সমতল)। এটি একটি নির্দিষ্ট ফ্যাব্রিকেশন ধাপ যা খরচ যোগ করে — কিন্তু বিকল্পটি হল আপনার সবচেয়ে গুরুত্বপূর্ণ কম্পোনেন্ট ইন্টারফেসগুলিতে অনির্ভরযোগ্য জয়েন্ট।

ভুল ৪: স্ট্যাকআপ (stackup) সংজ্ঞায়িত না করে ইম্পিডেন্স (impedance) নির্দিষ্ট করা

আপনার ফ্যাব (fab) ড্রয়িংয়ে একটি সম্পূর্ণ স্ট্যাকআপ (stackup) স্পেসিফিকেশন ছাড়াই একটি কন্ট্রোলড ইম্পিডেন্স (controlled impedance) কলআউট (callout) কার্যকরভাবে অর্থহীন। আপনার লক্ষ্য অর্জনের জন্য ট্রেস (trace) প্রস্থ গণনা করার জন্য ফ্যাব্রিকেটরকে প্রতিটি উপাদানের ডাইইলেকট্রিক ধ্রুবক (dielectric constant), স্তরের পুরুত্ব এবং কোন স্তরগুলি ইম্পিডেন্স-নিয়ন্ত্রিত তা জানতে হবে।

ভুল ৫: উচ্চ-কারেন্ট পাথে থার্মাল রিলিফ (thermal relief)

ইডিএ (EDA) টুলগুলি ডিফল্টভাবে কপার পোর (copper pours) এর সমস্ত থ্রু-হোল (through-hole) প্যাডে থার্মাল রিলিফ (thermal relief) সংযোগ প্রয়োগ করে। সিগন্যাল প্যাডগুলির জন্য, থার্মাল রিলিফ (thermal relief) কাঙ্ক্ষিত — এটি সোল্ডারিংয়ের সময় প্যাডকে প্লেন (plane) এ তাপ শোষণ করা থেকে বিরত রাখে। উচ্চ-কারেন্ট পাথগুলির জন্য (পাওয়ার কানেক্টর, মোটর ড্রাইভার, ব্যাটারি কন্টাক্ট), থার্মাল রিলিফ (thermal relief) একটি ভুল: এটি প্রতিরোধ ক্ষমতা বাড়ায় এবং প্যাড সংযোগে একটি কারেন্ট বটলনেক (bottleneck) তৈরি করে।

উচ্চ-কারেন্ট পাথগুলিতে প্রতিটি থ্রু-হোল (through-hole) প্যাড পরীক্ষা করুন এবং একটি সলিড পোর (solid pour) সংযোগে থার্মাল রিলিফ (thermal relief) ওভাররাইড (override) করুন। এছাড়াও নিশ্চিত করুন যে কারেন্ট-বহনকারী ট্রেস (trace) প্রস্থ পর্যাপ্ত: একটি ব্যবহারিক নিয়ম হিসাবে, মুক্ত-বায়ু পরিস্থিতিতে অভ্যন্তরীণ স্তরগুলির জন্য প্রতি অ্যাম্পিয়ারে কমপক্ষে ১ মিমি ট্রেস (trace) প্রস্থ এবং বাহ্যিক স্তরগুলির জন্য ০.৮ মিমি/এ (mm/A) ব্যবহার করুন। ৩ অ্যাম্পিয়ারের বেশি কিছুর জন্য একটি ডেডিকেটেড ক্যালকুলেটর (Saturn PCB Toolkit, Polar SI9000) ব্যবহার করুন।

ভুল ৬: সিল্কস্ক্রিনে (silkscreen) পোলারিটি (polarity) মার্কার অনুপস্থিত বা অস্পষ্ট

এটি একটি অ্যাসেম্বলি (assembly) ত্রুটি যা ডিআরসি (DRC) কখনই ধরতে পারবে না। যদি আপনার সিল্কস্ক্রিন (silkscreen) ডায়োড (diodes), ট্যান্টালাম ক্যাপাসিটর (tantalum capacitors), পোলারাইজড ইলেক্ট্রোলাইটিক ক্যাপাসিটর (polarized electrolytic capacitors) এবং কানেক্টরগুলির (connectors) জন্য পোলারিটি (polarity) স্পষ্টভাবে নির্দেশ না করে, অ্যাসেম্বলাররা কম্পোনেন্ট ডেটাশিট (component datasheet) এবং পিক-অ্যান্ড-প্লেস (pick-and-place) ফাইলের রোটেশন (rotation) এর উপর নির্ভর করে — এবং অমিল ঘটে।

সেরা অনুশীলন: প্রতিটি পোলারাইজড কম্পোনেন্টকে সিল্কস্ক্রিনে (silkscreen) একটি দৃশ্যমান "+" বা "১" দিয়ে চিহ্নিত করুন, এমনভাবে স্থাপন করুন যাতে কম্পোনেন্ট স্থাপন করার পরেও এটি দৃশ্যমান থাকে। শুধুমাত্র ক্যাথোড ব্যান্ডের (cathode band) উপর নির্ভর করবেন না — এটি স্পষ্টভাবে স্ক্রিন করুন। ঘন বোর্ডগুলিতে যেখানে সিল্কস্ক্রিন (silkscreen) কম্পোনেন্টের নিচে ফিট হয় না, সেখানে কম্পোনেন্টের সীমানার সংলগ্ন মার্কারটি যুক্ত করুন।

ভুল ৭: আপনার ডিজাইন ফাইলগুলি স্ব-সামঞ্জস্যপূর্ণ বলে ধরে নেওয়া

সবচেয়ে পদ্ধতিগত ভুল: গারবার (Gerber), বিওএম (BOM) এবং পিক-অ্যান্ড-প্লেস (pick-and-place) ফাইলকে তিনটি স্বাধীন নথি হিসাবে বিবেচনা করা এবং ডিজাইনের বিভিন্ন পর্যায়ে সেগুলি তৈরি করা।

• ঝুঁকিবিওএম (BOM) এ একটি কম্পোনেন্ট রয়েছে যা একটি দেরীতে সংশোধনে স্কিম্যাটিক (schematic) থেকে সরানো হয়েছে — এটি অপ্রয়োজনীয়ভাবে অর্ডার করা এবং বোর্ডে স্থাপন করা হয়।
• ঝুঁকিপিক-অ্যান্ড-প্লেস (pick-and-place) ফাইলে একটি রেফারেন্স ডেজিগনেটর (reference designator) পুনরায় নম্বর দেওয়া হয়েছে যা অ্যাসেম্বলি (assembly) ড্রয়িংয়ের সাথে মেলে না — ভুল কম্পোনেন্ট ভুল অবস্থানে।
• ঝুঁকিচূড়ান্ত ডিআরসি (DRC) ক্লিনআপের (cleanup) আগে গারবার (Gerber) এক্সপোর্ট (export) করা হয়েছিল — স্কিম্যাটিক (schematic) এ মুছে ফেলা একটি ট্রেস (trace) এখনও গারবার (Gerber) কপারে (copper) বিদ্যমান।

সমাধানএকই ইডিএ (EDA) সেশনে একটি একক, লক করা ডিজাইন রিভিশন (design revision) থেকে সমস্ত আউটপুট ফাইল তৈরি করুন। আপনার সংস্করণ নিয়ন্ত্রণে (version control) রিভিশনটি ট্যাগ (tag) করুন। কখনও গারবার (Gerber) ম্যানুয়ালি প্যাচ (patch) করবেন না।

উপসংহার

এই ভুলগুলির কোনটিই বহিরাগত প্রান্তিক কেস (exotic edge cases) নয় — এগুলি প্রতি সপ্তাহে অভিজ্ঞ প্রকৌশলীদের ডিজাইনগুলিতে দেখা যায়। সাধারণ বিষয় হল যে ইডিএ (EDA) সরঞ্জামগুলি বৈদ্যুতিক সঠিকতার জন্য অপ্টিমাইজ করা হয়েছে, ম্যানুফ্যাকচারিং প্রসঙ্গের জন্য নয়। ম্যানুফ্যাকচারিং সীমাবদ্ধতাগুলি আপনার ডিআরসি (DRC) নিয়ম সেটে নয়, আপনার ফ্যাব্রিকেটরের প্রক্রিয়া ক্ষমতা নথিতে (process capability documents) বাস করে।

এই ব্যবধান বন্ধ করার দ্রুততম উপায় হল ফ্যাব (fab) এ রিলিজ করার আগে একটি ডিএফএম (DFM) পর্যালোচনা। ডুক্সপিসিবিতে (DUXPCB), প্রতিটি অর্ডারে একটি বিনামূল্যের ইঞ্জিনিয়ারিং ডিএফএম (DFM) পর্যালোচনা অন্তর্ভুক্ত থাকে — আমরা একটি প্যানেল চালানোর আগে এই সমস্যাগুলি ধরতে পারি, তাই আপনার প্রথম বিল্ড (build) আপনার সেরা বিল্ড (build)।