우리 엔지니어링 팀은 수천 개의 PCB 설계 파일을 검토한 후 스타트업 프로토타입부터 기존 회사의 생산 보드 개정에 이르기까지 동일한 실수가 반복적으로 나타나는 것을 확인했습니다. 이러한 오류의 대부분은 EDA 도구에서는 보이지 않으며 DRC를 깔끔하게 통과하지만 제조 현장이나 현장에서는 실제 오류를 유발합니다.
이것은 지금 적용할 수 있는 구체적인 규칙과 함께 가장 영향력 있는 PCB 설계 실수 7가지에 대한 현장 가이드입니다.
두 패드가 서로 가까이 있으면 패드 사이의 솔더 마스크 개구부가 너무 좁아서 안정적으로 인쇄할 수 없습니다. 0.1mm(4mil)보다 좁은 솔더 마스크 조각은 솔더 리플로우 중에 벗겨져 브리징을 일으킬 수 있습니다. 패드 형상은 EDA 도구에서 올바르게 보이지만(DRC 통과) 보드가 단락된 상태로 돌아옵니다.
사이에 0.05mm 솔더 마스크 슬라이버가 있는 인접한 IC 패드. DRC를 통과했지만 팹에서는 실패했습니다. 기본 마스크 확장 기능이 있는 0.4mm 피치 QFP에서 공통입니다.
슬라이버가 0.1mm 이상이 되도록 마스크 확장을 줄이거나 SMD(납땜 마스크 정의) 패드를 사용하십시오. 귀하의 제조공장의 최소 솔더 마스크 브리지 사양을 확인하십시오.
규칙: 미세 피치 부품의 패드 형상을 마무리하기 전에 항상 제조공장의 최소 솔더 마스크 웹 치수를 요청하십시오.
보드 가장자리에 너무 가까운 구리는 패널 분리(라우팅 또는 V-스코어링) 중에 손상됩니다. 표준 최소값은 라우팅 보드의 경우 0.3mm이고 V 점수 보드의 경우 0.5mm입니다. 이를 위반하는 트레이스는 Gerber 뷰어에서는 괜찮아 보이지만 라우팅 비트에 의해 흠집이 나고 현장에서 간헐적으로 열리게 됩니다. 환경적 요인(진동으로 인해 발생)이 발생할 수 있기 때문에 최악의 종류의 실패입니다.
성곽형 보드(에지 마운트 PCB)의 경우 이 제약 조건이 반전됩니다. 즉, 구리가 의도적으로 보드 가장자리까지 확장되어야 합니다. 팹 노트에 성곽 구멍을 명시적으로 지정하고 팹에서 이 기능을 지원하는지 확인하세요.
SMT 패드(via-in-pad) 내부에 비아를 배치하는 것은 BGA 브레이크아웃을 위한 탁월한 HDI 기술입니다. 채우기를 통해 요청하지 않고 지정하는 것이 실수입니다. 채워지지 않은 비아인패드는 솔더 트랩을 생성합니다. 즉, 부품과 적절한 접합을 형성하는 대신 용융된 솔더가 비아 배럴로 흘러 들어갑니다. 그 결과 납땜 접합부가 약하거나 개방되어 X-레이 없이는 감지가 불가능합니다.
via-in-pad를 사용하는 경우 항상 다음을 지정하십시오.충전 및 캡핑(구리로 채워지고 패드 표면과 같은 높이로 평탄화됨) 이는 비용이 추가되는 특정 제조 단계이지만 대안은 가장 중요한 구성 요소 인터페이스의 신뢰할 수 없는 접합입니다.
완전한 스택업 사양 없이 팹 도면에서 제어된 임피던스 콜아웃은 사실상 의미가 없습니다. 제작자는 목표를 달성하는 트레이스 폭을 계산하기 위해 각 재료의 유전 상수, 층 두께, 임피던스 제어되는 층을 알아야 합니다.
유전체 두께와 재료를 지정하지 않고 "레이어 2의 50Ω 단일 종단"이라고 말하면 임피던스 계산은 전적으로 제작자의 손에 맡깁니다. 제작자는 SI 모델에서 가정한 것과 다른 재질이나 두께를 사용할 수 있습니다.
| 무엇을 지정해야 할까요? | 왜 중요한가요? |
|---|---|
| 유전체 재료(예: FR4-TG170, Megtron 6) | Dk 값은 타겟 임피던스의 트레이스 폭을 직접 결정합니다. |
| 레이어당 코어 및 프리프레그 두께 | 유전체 두께는 주요 임피던스 변수입니다. |
| 목표 임피던스 ± 허용 오차(예: 50Ω ±10%) | Tolerance는 팹에 테스트 쿠폰이 필요한지 여부를 결정합니다. |
| 임피던스 제어되는 레이어 | Fabricator는 지정된 경우에만 추적을 제어합니다. |
| 테스트 쿠폰 필요(예/아니요) | TDR 쿠폰은 추적성을 제공합니다. RF에 종종 필요함 |
EDA 도구는 기본적으로 구리 타설의 모든 스루홀 패드에 열 완화 연결을 적용합니다. 신호 패드의 경우 열 완화가 바람직합니다. 이는 납땜 중에 패드가 평면으로 열을 흡수하는 것을 방지합니다. 고전류 경로(전원 커넥터, 모터 드라이버, 배터리 접점)의 경우 열 완화는 실수입니다. 이는 저항을 증가시키고 패드 연결에서 전류 병목 현상을 만듭니다.
고전류 경로의 모든 스루홀 패드를 확인하고 열 완화를 솔리드 타설 연결로 재정의합니다. 또한 전류 전달 트레이스 폭이 적절한지 확인하십시오. 실제 규칙에 따라 공기가 없는 조건에서 내부 레이어의 경우 앰프당 최소 1mm, 외부 레이어의 경우 0.8mm/A의 트레이스 폭을 사용하십시오. 3A를 초과하는 경우에는 전용 계산기(Saturn PCB Toolkit, Polar SI9000)를 사용하십시오.
이는 DRC가 절대 잡을 수 없는 조립 오류입니다. 실크스크린이 다이오드, 탄탈륨 커패시터, 극성 전해 커패시터 및 커넥터의 극성을 명확하게 나타내지 않는 경우 조립업체는 구성요소 데이터시트와 픽 앤 플레이스 파일 회전에 의존하므로 불일치가 발생합니다.
모범 사례: 모든 편광 구성 요소를 실크스크린에 보이는 "+" 또는 "1"로 표시하고 구성 요소를 배치한 후에도 계속 표시되도록 배치합니다. 음극 밴드 표시에만 의존하지 말고 명시적으로 차단하십시오. 실크스크린이 구성 요소 아래에 맞지 않는 조밀한 보드에서는 구성 요소 경계 근처에 마커를 추가합니다.
가장 체계적인 실수는 Gerber, BOM 및 Pick-and-Place 파일을 세 개의 독립적인 문서로 취급하고 설계의 다양한 단계에서 생성한다는 것입니다.
고치다동일한 EDA 세션에서 잠긴 단일 설계 개정에서 모든 출력 파일을 생성합니다. 버전 관리에서 개정판에 태그를 지정하세요. Gerber를 수동으로 패치하지 마십시오.
이러한 실수는 예외적인 경우가 아닙니다. 매주 숙련된 엔지니어의 설계에 나타납니다. 공통점은 EDA 도구가 제조 상황이 아닌 전기적 정확성에 최적화되어 있다는 것입니다. 제조 제약 조건은 DRC 규칙 세트가 아닌 제작자의 프로세스 기능 문서에 있습니다.
이 격차를 줄이는 가장 빠른 방법은 팹으로 출시하기 전에 DFM 검토를 하는 것입니다. DUXPCB의 모든 주문에는 무료 엔지니어링 DFM 검토가 포함됩니다. 단일 패널이 실행되기 전에 이러한 문제를 파악하므로 첫 번째 빌드가 최고의 빌드입니다.
무료 DFM 검토를 위해 디자인 파일을 제출하세요. 우리 엔지니어들은 24시간 이내에 응답합니다.
