Após revisar milhares de ficheiros de design de PCB, a nossa equipa de engenheiros viu os mesmos erros aparecerem repetidamente - desde protótipos de arranque até revisões de placas de produção em empresas estabelecidas.A maioria destes erros são invisíveis nas ferramentas de EDA e passar RDC limpo, mas causam falhas reais no chão de fabrico ou no campo.

Este é um guia de campo para os sete erros de design de PCB mais impactantes, com regras concretas que podem ser aplicadas hoje.

Erro n.o 1: As máscaras de soldadura se separam entre as almofadas adjacentes

Quando duas almofadas estão próximas umas das outras, a abertura da máscara de solda entre elas pode ser muito estreita para imprimir de forma confiável.causando uma ponte. A geometria do pad parece correta na sua ferramenta EDA ¢ o DRC passa ¢ mas o tabuleiro volta com shorts.

Regra: sempre peça a dimensão mínima da malha da máscara de solda da sua fábrica antes de finalizar a geometria da almofada em componentes finos.

Erro n.o 2: Desvio incorreto de borda de cobre para borda

O cobre muito próximo da borda da placa é danificado durante o depaneling (routing ou V-scoring).Os traços que violam isso aparecem bem nos telespectadores Gerber mas são cortados pelo bit de roteamento, causando aberturas intermitentes no campo, o pior tipo de falha porque pode ser ambiental (triggerado por vibração).

Para placas castelladas (PCBs de montagem de borda), esta restrição inverte-se: o cobre deve se estender intencionalmente até a borda da placa.Especifique buracos castellados explicitamente em suas notas de fab e confirme o suporte da sua fab para este recurso.

Erro 3: Ignorar os requisitos de via-in-pad

Colocar vias dentro dos pads SMT (via-in-pad) é uma excelente técnica de HDI para a fuga de BGA.Um via-in-pad não preenchido cria uma armadilha de solda. A solda fundida flui para o barril de via em vez de formar uma junção adequada com o componente.O resultado é uma junção de solda fraca ou aberta, impossível de detectar sem raios-X.

Se utilizar via-in-pad, especifique sempre:Preenchidos e revestidos por:Esta é uma etapa de fabricação específica que adiciona custo, mas a alternativa são juntas não confiáveis em suas interfaces de componentes mais críticos.

Erro 4: Especificar a impedância sem definir o empilhamento

Uma chamada de impedância controlada no seu desenho de fábrica sem uma especificação completa de empilhamento é efetivamente sem sentido.espessuras das camadas, e quais as camadas são controladas por impedância para calcular as larguras de traço que atingem o seu objetivo.

Erro 5: Relief térmico em caminhos de alta corrente

As ferramentas de EDA aplicam conexões de relevo térmico a todas as almofadas de buraco em depósitos de cobre por padrão.é desejável o alívio térmico que impede que a almofada absorva o calor no plano durante a soldaPara os caminhos de alta corrente (conectores de alimentação, condutores de motor, contatos de bateria), o alívio térmico é um erro: aumenta a resistência e cria um gargalo de corrente na ligação da plataforma.

Verifique todas as almofadas de travagem em vias de alta corrente e anule o alívio térmico para uma ligação de vazão sólida.utilizar pelo menos 1 mm de largura de traço por amperio para as camadas internas e 0.8 mm/A para as camadas externas em condições de ar livre. Utilize uma calculadora dedicada (Saturn PCB Toolkit, Polar SI9000) para qualquer coisa acima de 3 A.

Erro n.o 6: Ausência ou ambiguidade dos marcadores de polaridade na tela de seda

Se o teu ecrã de seda não indicar claramente a polaridade dos diodos, condensadores de tântalo, condensadores eletrolíticos polarizados e conectores,Os montadores dependem da folha de dados do componente e da rotação do arquivo de pick-and-place e ocorrem discrepâncias.

Melhores práticas: marcar cada componente polarizado com um "+" ou "1" visível na tela de seda, colocada de modo a que permaneça visível após a colocação do componente.Não confie apenas na marca da banda de cátodo, veja explicitamente.. Em placas densas onde a serigrafia não caber sob o componente, adicionar o marcador adjacente ao limite do componente.

Erro 7: Assumir que seus arquivos de design são auto-consistentes

O erro mais sistémico: tratar o Gerber, o BOM e o ficheiro de selecção e colocação como três documentos independentes e gerá-los em diferentes fases do projecto.

• RiscoO BOM contém um componente removido do esquema numa revisão tardia, que é ordenado e colocado no quadro desnecessariamente.
• RiscoO arquivo Pick-and-place tem um número de designador de referência que não corresponde ao desenho de montagem wrong component at wrong location.
• RiscoOs gerberes foram exportados antes da limpeza final da RDC ∙ um vestígio que foi apagado no esquema ainda existe no cobre gerber.

Correção.Gerencie todos os arquivos de saída de uma única revisão de projeto bloqueada na mesma sessão de EDA. Marque a revisão no controle de versão. Nunca faça patches manualmente no Gerbers.

Conclusão

Nenhum destes erros são casos de borda exóticos ̇ eles aparecem em projetos de engenheiros experientes todas as semanas.não para o contexto de fabricoAs restrições de fabricação estão nos documentos de capacidade de processo do seu fabricante, não no seu conjunto de regras da RDC.

A maneira mais rápida de fechar esta lacuna é uma revisão DFM antes de liberar para a fábrica.Cada pedido inclui uma revisão de engenharia DFM gratuita nós detectar estes problemas antes de um único painel é executadoEntão, a primeira construção é a melhor construção.