Binlerce PCB tasarım dosyasını inceledikten sonra mühendislik ekibimiz aynı hataların tekrar tekrar ortaya çıktığını gördü. Başlangıç prototiplerinden kurulmuş şirketlerdeki üretim tablosu revizyonlarına kadar.Bu hataların çoğu EDA araçlarında görünmez ve DRC'yi temiz geçer, ancak üretim zemininde veya sahadaki gerçek arızalara neden olurlar.

Bu, bugün uygulayabileceğiniz somut kurallar ile en etkili yedi PCB tasarım hatası için bir saha kılavuzu.

Hata 1: Lehim maskesinin yan yana yastıklar arasında parçalanması

İki yastık birbirine yakın olduğunda, aralarındaki lehim maskesinin açılışı güvenilir bir şekilde basılması için çok dar olabilir.Köprüye neden olan. EDA aracınızda yastık geometri doğru görünüyor DRC geçiyor ama tablo kısa ile geri geliyor.

Kural: her zaman fabrikanızın en az kaynak maskesi web boyutunu isteyin.

Hata 2: Kusurlu bakır-taş kenar boşluğu

Tahta kenarına çok yakın bakır, depaneling (yönlendirme veya V puanlama) sırasında hasar görür. Standart minimum, yönlendirilmiş tahtalar için 0.3 mm ve V puanlı tahtalar için 0.5 mm'dir.Bunu ihlal eden izler Gerber izleyicilerinde iyi görünür ama yönlendirme parçası tarafından kesilir., ara sıra açılan alanın neden olduğu en kötü türden bir arıza çünkü çevresel olabilir ( titreşim tetiklenir).

Castelled boardlar (kıyıya monte PCB'ler) için bu kısıtlama tersine çevrilir ′′ bakır kasıtlı olarak kart kenarına uzanmalıdır.Fab notlarınızda açıkça castelled delikleri belirtin ve bu özelliğin Fab'in desteğini onaylayın.

Hata 3: Kılavuz içi bağlantı gereksinimlerini görmezden gelmek

SMT yastıklarının içine vias yerleştirmek (via-in-pad) BGA çıkışı için mükemmel bir HDI tekniğidir.Doldurulmamış bir via-in-pad, bir lehim tuzağı yaratır. Erimiş lehim, bileşenle uygun bir eklem oluşturmak yerine, via namlusuna akar.Sonuçta, X ışını olmadan tespit edilemeyecek kadar zayıf veya açık bir lehimli eklem.

Eğer içi bant kullanıyorsanız, her zaman belirtin:Doldurulmuş ve kapalıBu, maliyeti ¢ artıran belirli bir imalat adımıdır, ancak alternatif en kritik bileşen arayüzlerinizdeki güvenilmez eklemlerdir.

Hata 4: Yüklemeyi tanımlamadan impedans belirtmek

Fabrika çiziminizde kontrol edilen bir impedans çağrısı tam bir yığma özelliği olmadan anlamsızdır.Katman kalınlıkları, ve hangi katmanlar impedans kontrolüdür to hedeflerinize ulaşan iz genişliklerini hesaplamak için.

Hata 5: Yüksek akım yollarında termal rahatlama

EDA araçları, standart olarak bakır dökümlerindeki tüm delikli bantlara termal rahatlama bağlantıları uyguluyor.Termal rahatlama arzu edilir Yüksek akım yolları için (güç bağlantıları, motor sürücüleri, pil kontakları), termal rahatlama bir hatadır: direnci arttırır ve bant bağlantısında bir akım sıkıntılılığı yaratır.

Yüksek akım yollarındaki her delik pad'ini kontrol edin ve termal rahatlamayı sağlam bir dökme bağlantısına geçirin. Ayrıca akım taşıyan iz genişliğinin yeterli olduğundan emin olun: pratik bir kural olarak,İç katmanlar için ampere en az 1 mm iz genişliği kullanın veAçık hava koşullarında dış katmanlar için.8 mm/A. 3 A'dan yüksek herhangi bir şey için özel bir hesaplayıcı (Saturn PCB Toolkit, Polar SI9000) kullanın.

Hata 6: İpek ekranında eksik veya belirsiz kutupluk işaretleri

Eğer ipek ekranınız diyotlar, tantalum kapasitörler, kutuplaştırılmış elektrolitik kapasitörler ve konektörler için kutupluk belirlememişse,Montajcılar bileşen veri sayfasına ve toplama ve yer dosya rotasyonuna güveniyor ve farklılıklar oluşuyor.

En iyi uygulama: her kutuplaşmış bileşeni, parça yerleştirildikten sonra da görünür kalması için ipek ekranında görünür bir "+" veya "1" ile işaretleyin.Sadece katot bantı işaretine güvenmeyin. Açıkça görüntüleyin.İpek ekranının bileşen altına sığmadığı yoğun levhalarda, bileşen sınırına bitişik bir işaretçi ekleyin.

Hata 7: Tasarım dosyalarınızın kendiliğinden tutarlı olduğunu varsaymak

En sistematik hata: Gerber, BOM ve pick-and-place dosyasını üç bağımsız belge olarak ele almak ve tasarımın farklı aşamalarında oluşturmak.

• RiskBOM, son bir revizyonda şemadan çıkarılan bir bileşeni içerir ̇ gereksiz yere sipariş verilir ve tabelaya yerleştirilir.
• RiskPick-and-place dosyasında, montaj çizimiyle eşleşmeyen bir referans belirleyicisi numarası vardır. Yanlış konumda yanlış bileşen.
• RiskGerberler, DRC'nin son temizlenmesinden önce ihraç edildi. Şemada silinen bir iz hala Gerber bakırında mevcuttur.

Düzelt.Tüm çıkış dosyalarını aynı EDA oturumunda tek, kilitli tasarım revizyonundan oluşturun. Revizyonu sürüm kontrolünüzde işaretleyin. Gerbers'i asla manuel olarak düzeltmeyin.

Sonuçlar

Bu hataların hiçbiri egzotik uç durumları değiller. deneyimli mühendislerin tasarımlarında her hafta ortaya çıkıyorlar. Ortak nokta, EDA araçlarının elektrik doğruluğu için optimize edilmesidir.Üretim bağlamında değil.Üretim kısıtlamaları üreticinizin süreç yeteneği belgelerinde yer alır, DRC kurallarınızda değil.

Bu boşluğu kapatmanın en hızlı yolu fabrikaya çıkmadan önce DFM incelemesidir.Her sipariş ücretsiz bir mühendislik DFM incelemesi içerir. Tek bir panel çalışmadan önce bu sorunları tespit ederiz., yani ilk yapın en iyi yapın.