Setelah meninjau ribuan file desain PCB, tim teknik kami telah melihat kesalahan yang sama muncul berulang kali — mulai dari prototipe startup hingga revisi papan produksi di perusahaan mapan. Sebagian besar kesalahan ini tidak terlihat di alat EDA dan lulus DRC dengan bersih, tetapi menyebabkan kegagalan nyata di lantai manufaktur atau di lapangan.

Ini adalah panduan lapangan untuk tujuh kesalahan desain PCB yang paling berdampak, dengan aturan konkret yang dapat Anda terapkan hari ini.

Kesalahan 1: Solder mask sliver di antara bantalan yang berdekatan

Ketika dua bantalan berdekatan, bukaan solder mask di antaranya bisa terlalu sempit untuk dicetak secara andal. Solder mask sliver yang lebih sempit dari 0,1 mm (4 mil) dapat terkelupas selama penyolderan ulang, menyebabkan jembatan. Geometri bantalan terlihat benar di alat EDA Anda — DRC lulus — tetapi papan kembali dengan korsleting.

Aturan: selalu minta dimensi web solder mask minimum fab Anda sebelum menyelesaikan geometri bantalan pada komponen pitch halus.

Kesalahan 2: Jarak tembaga ke tepi papan yang salah

Tembaga yang terlalu dekat dengan tepi papan akan rusak selama depaneling (routing atau V-scoring). Minimum standar adalah 0,3 mm untuk papan yang dirutekan dan 0,5 mm untuk papan yang di-V-score. Jalur yang melanggar ini terlihat baik-baik saja di penampil Gerber tetapi tergores oleh bit routing, menyebabkan pembukaan intermiten di lapangan — jenis kegagalan terburuk karena dapat bersifat lingkungan (dipicu getaran).

Untuk papan castellated (PCB dudukan tepi), batasan ini terbalik — tembaga harus sengaja memanjang ke tepi papan. Tentukan lubang castellated secara eksplisit dalam catatan fab Anda dan konfirmasikan dukungan fab Anda untuk fitur ini.

Kesalahan 3: Mengabaikan persyaratan via-in-pad

Menempatkan via di dalam bantalan SMT (via-in-pad) adalah teknik HDI yang sangat baik untuk breakout BGA. Kesalahannya adalah menentukannya tanpa meminta pengisian via. Via-in-pad yang tidak terisi menciptakan perangkap solder — solder cair mengalir ke dalam laras via alih-alih membentuk sambungan yang tepat dengan komponen. Hasilnya adalah sambungan solder yang lemah atau terbuka, tidak mungkin dideteksi tanpa X-ray.

Jika Anda menggunakan via-in-pad, selalu tentukan: via yang terisi dan tertutup (terisi tembaga dan diratakan rata dengan permukaan bantalan). Ini adalah langkah fabrikasi khusus yang menambah biaya — tetapi alternatifnya adalah sambungan yang tidak dapat diandalkan pada antarmuka komponen Anda yang paling penting.

Kesalahan 4: Menentukan impedansi tanpa mendefinisikan stackup

Panggilan impedansi terkontrol pada gambar fab Anda tanpa spesifikasi stackup lengkap pada dasarnya tidak berarti. Pabrikan perlu mengetahui konstanta dielektrik setiap bahan, ketebalan lapisan, dan lapisan mana yang dikontrol impedansinya — untuk menghitung lebar jalur yang mencapai target Anda.

Kesalahan 5: Thermal relief pada jalur arus tinggi

Alat EDA menerapkan koneksi thermal relief ke semua bantalan through-hole dalam penuangan tembaga secara default. Untuk bantalan sinyal, thermal relief diinginkan — ini mencegah bantalan menyerap panas ke bidang selama penyolderan. Untuk jalur arus tinggi (konektor daya, driver motor, kontak baterai), thermal relief adalah kesalahan: ini meningkatkan resistansi dan menciptakan hambatan arus pada koneksi bantalan.

Periksa setiap bantalan through-hole pada jalur arus tinggi dan timpa thermal relief ke koneksi penuangan padat. Pastikan juga lebar jalur yang membawa arus memadai: sebagai aturan praktis, gunakan setidaknya 1 mm lebar jalur per amp untuk lapisan internal dan 0,8 mm/A untuk lapisan eksternal dalam kondisi udara bebas. Gunakan kalkulator khusus (Saturn PCB Toolkit, Polar SI9000) untuk apa pun di atas 3 A.

Kesalahan 6: Penanda polaritas yang hilang atau ambigu pada silkscreen

Ini adalah kesalahan perakitan yang tidak akan pernah ditangkap oleh DRC. Jika silkscreen Anda tidak secara jelas menunjukkan polaritas untuk dioda, kapasitor tantalum, kapasitor elektrolitik terpolarisasi, dan konektor, perakit mengandalkan datasheet komponen dan rotasi file pick-and-place — dan perbedaan terjadi.

Praktik terbaik: tandai setiap komponen terpolarisasi dengan "+" atau "1" yang terlihat pada silkscreen, ditempatkan sehingga tetap terlihat setelah komponen dipasang. Jangan hanya mengandalkan tanda pita katoda — cetak secara eksplisit. Pada papan padat di mana silkscreen tidak muat di bawah komponen, tambahkan penanda di sebelah batas komponen.

Kesalahan 7: Mengasumsikan file desain Anda konsisten dengan sendirinya

Kesalahan paling sistemik: memperlakukan file Gerber, BOM, dan pick-and-place sebagai tiga dokumen independen dan menghasilkannya pada tahap desain yang berbeda.

• Risiko BOM berisi komponen yang dihapus dari skematik dalam revisi akhir — komponen tersebut dipesan dan dipasang di papan tanpa perlu.
• Risiko File pick-and-place memiliki penomoran ulang penanda referensi yang tidak cocok dengan gambar perakitan — komponen yang salah di lokasi yang salah.
• Risiko Gerber diekspor sebelum pembersihan DRC terakhir — jalur yang dihapus dalam skematik masih ada di tembaga Gerber.

Perbaiki Hasilkan semua file output dari satu revisi desain yang terkunci dalam sesi EDA yang sama. Tandai revisi dalam kontrol versi Anda. Jangan pernah menambal Gerber secara manual.

Kesimpulan

Tidak ada kesalahan ini yang merupakan kasus tepi yang eksotis — mereka muncul dalam desain dari insinyur berpengalaman setiap minggu. Benang merahnya adalah bahwa alat EDA dioptimalkan untuk kebenaran listrik, bukan untuk konteks manufaktur. Batasan manufaktur hidup dalam dokumen kemampuan proses pabrikan Anda, bukan dalam aturan DRC Anda.

Cara tercepat untuk menutup kesenjangan ini adalah tinjauan DFM sebelum Anda merilis ke fab. Di DUXPCB, setiap pesanan mencakup tinjauan DFM teknik gratis — kami menangkap masalah ini sebelum satu panel dijalankan, sehingga build pertama Anda adalah build terbaik Anda.