Sau khi xem xét hàng nghìn tệp thiết kế PCB, đội ngũ kỹ sư của chúng tôi đã nhận thấy những sai lầm tương tự xuất hiện lặp đi lặp lại — từ các nguyên mẫu khởi nghiệp đến các bản sửa đổi bo mạch sản xuất tại các công ty đã thành lập. Hầu hết các lỗi này không thể nhìn thấy trong các công cụ EDA và vượt qua DRC một cách sạch sẽ, nhưng chúng gây ra lỗi thực tế trên dây chuyền sản xuất hoặc tại hiện trường.
Đây là một hướng dẫn thực địa về bảy lỗi thiết kế PCB có tác động lớn nhất, với các quy tắc cụ thể bạn có thể áp dụng ngay hôm nay.
Khi hai miếng đệm ở gần nhau, khe hở mặt nạ hàn giữa chúng có thể quá hẹp để in reliably. Mảnh mặt nạ hàn hẹp hơn 0,1 mm (4 mil) có thể bị bong ra trong quá trình hàn lại, gây ra hiện tượng nối tắt. Hình dạng miếng đệm trông đúng trong công cụ EDA của bạn — DRC vượt qua — nhưng bo mạch bị trả lại với các lỗi nối tắt.
Các miếng đệm IC liền kề với mảnh mặt nạ hàn 0,05 mm giữa chúng. Vượt qua DRC nhưng thất bại tại nhà máy. Phổ biến trên QFP có bước chân 0,4 mm với độ giãn mặt nạ mặc định.
Giảm độ giãn mặt nạ để mảnh ghép có kích thước ≥ 0,1 mm, hoặc sử dụng miếng đệm được định nghĩa bằng mặt nạ hàn (SMD). Xác minh với thông số kỹ thuật cầu mặt nạ hàn tối thiểu của nhà máy của bạn.
Quy tắc: luôn yêu cầu kích thước cầu mặt nạ hàn tối thiểu của nhà máy của bạn trước khi hoàn thiện hình dạng miếng đệm trên các thành phần có bước chân nhỏ.
Đồng quá gần cạnh bo mạch sẽ bị hư hỏng trong quá trình tách bảng (phay hoặc rạch V). Mức tối thiểu tiêu chuẩn là 0,3 mm đối với bo mạch được phay và 0,5 mm đối với bo mạch được rạch V. Các đường dẫn vi phạm điều này trông ổn trong trình xem Gerber nhưng bị vết cắt bởi mũi phay, gây ra các lỗi ngắt quãng trong thực địa — loại lỗi tồi tệ nhất vì nó có thể liên quan đến môi trường (kích hoạt do rung động).
Đối với các bo mạch có cạnh đúc (PCB gắn cạnh), ràng buộc này bị đảo ngược — đồng phải cố tình kéo dài đến cạnh bo mạch. Chỉ định rõ ràng các lỗ đúc trong ghi chú nhà máy của bạn và xác nhận sự hỗ trợ của nhà máy của bạn cho tính năng này.
Đặt via bên trong miếng đệm SMT (via-in-pad) là một kỹ thuật HDI tuyệt vời để tách BGA. Sai lầm là chỉ định nó mà không yêu cầu điền via. Via-in-pad chưa được điền tạo ra một bẫy hàn — hàn nóng chảy chảy vào thùng via thay vì tạo ra một mối nối thích hợp với thành phần. Kết quả là một mối nối hàn yếu hoặc bị hở, không thể phát hiện nếu không có X-quang.
Nếu bạn sử dụng via-in-pad, luôn chỉ định: via được điền và bịt kín (được điền đồng và làm phẳng bề mặt miếng đệm). Đây là một bước sản xuất cụ thể làm tăng chi phí — nhưng giải pháp thay thế là các mối nối không đáng tin cậy trên các giao diện thành phần quan trọng nhất của bạn.
Một yêu cầu trở kháng được kiểm soát trên bản vẽ nhà máy của bạn mà không có thông số kỹ thuật cấu trúc lớp đầy đủ về cơ bản là vô nghĩa. Nhà sản xuất cần biết hằng số điện môi của mỗi vật liệu, độ dày lớp và lớp nào được kiểm soát trở kháng — để tính toán độ rộng đường dẫn đạt được mục tiêu của bạn.
Nói "50 Ω đơn kết thúc trên lớp 2" mà không chỉ định độ dày và vật liệu điện môi đặt việc tính toán trở kháng hoàn toàn vào tay nhà sản xuất — người có thể sử dụng vật liệu hoặc độ dày khác với những gì mô hình SI của bạn giả định.
| Những gì cần chỉ định | Tại sao nó quan trọng |
|---|---|
| Vật liệu điện môi (ví dụ: FR4-TG170, Megtron 6) | Giá trị Dk trực tiếp xác định độ rộng đường dẫn cho trở kháng mục tiêu |
| Độ dày lõi và prepreg cho mỗi lớp | Độ dày điện môi là biến số trở kháng chính |
| Trở kháng mục tiêu ± dung sai (ví dụ: 50 Ω ±10%) | Dung sai xác định xem nhà máy có cần phiếu kiểm tra không |
| Lớp(các) lớp nào được kiểm soát trở kháng | Nhà sản xuất chỉ kiểm soát các đường dẫn nơi được chỉ định |
| Có cần phiếu kiểm tra không (có/không) | Phiếu kiểm tra TDR cung cấp khả năng truy xuất nguồn gốc; thường được yêu cầu cho RF |
Các công cụ EDA áp dụng các kết nối giảm nhiệt cho tất cả các miếng đệm xuyên lỗ trong các lớp đồng theo mặc định. Đối với các miếng đệm tín hiệu, giảm nhiệt là mong muốn — nó ngăn miếng đệm hút nhiệt vào mặt phẳng trong quá trình hàn. Đối với các đường dẫn dòng điện cao (đầu nối nguồn, trình điều khiển động cơ, tiếp điểm pin), giảm nhiệt là một sai lầm: nó làm tăng điện trở và tạo ra nút thắt dòng điện tại kết nối miếng đệm.
Kiểm tra mọi miếng đệm xuyên lỗ trên các đường dẫn dòng điện cao và ghi đè việc giảm nhiệt thành kết nối đổ đầy. Cũng đảm bảo rằng độ rộng đường dẫn mang dòng điện là đủ: theo quy tắc thực tế, sử dụng ít nhất 1 mm độ rộng đường dẫn mỗi ampe cho các lớp bên trong và 0,8 mm/A cho các lớp bên ngoài trong điều kiện không khí tự do. Sử dụng máy tính chuyên dụng (Saturn PCB Toolkit, Polar SI9000) cho bất kỳ thứ gì trên 3 A.
Đây là một lỗi lắp ráp mà DRC sẽ không bao giờ phát hiện. Nếu màn hình lụa của bạn không chỉ rõ cực cho điốt, tụ điện tantali, tụ điện phân phân cực và đầu nối, người lắp ráp sẽ dựa vào datasheet của thành phần và vòng quay tệp chọn và đặt — và sự khác biệt xảy ra.
Thực hành tốt nhất: đánh dấu mọi thành phần phân cực bằng dấu "+" hoặc "1" hiển thị trên màn hình lụa, đặt sao cho nó vẫn hiển thị sau khi thành phần được đặt. Đừng chỉ dựa vào vạch đánh dấu cực âm — hãy hiển thị rõ ràng nó. Trên các bo mạch dày đặc nơi màn hình lụa không vừa dưới thành phần, hãy thêm dấu hiệu liền kề với đường viền thành phần.
Sai lầm hệ thống nhất: coi tệp Gerber, BOM và chọn và đặt là ba tài liệu độc lập và tạo chúng ở các giai đoạn khác nhau của thiết kế.
Khắc phục Tạo tất cả các tệp đầu ra từ một bản sửa đổi thiết kế duy nhất, đã khóa trong cùng một phiên EDA. Gắn thẻ bản sửa đổi trong hệ thống kiểm soát phiên bản của bạn. Không bao giờ vá Gerber thủ công.
Không có lỗi nào trong số này là các trường hợp ngoại lệ kỳ lạ — chúng xuất hiện trong các thiết kế từ các kỹ sư có kinh nghiệm mỗi tuần. Điểm chung là các công cụ EDA được tối ưu hóa cho tính đúng đắn về điện, không phải cho ngữ cảnh sản xuất. Các ràng buộc sản xuất nằm trong các tài liệu về khả năng quy trình của nhà sản xuất, không phải trong bộ quy tắc DRC của bạn.
Cách nhanh nhất để thu hẹp khoảng cách này là xem xét DFM trước khi bạn phát hành cho nhà máy. Tại DUXPCB, mọi đơn hàng đều bao gồm đánh giá DFM kỹ thuật miễn phí — chúng tôi phát hiện các vấn đề này trước khi chạy bất kỳ tấm nào, vì vậy bản dựng đầu tiên của bạn là bản dựng tốt nhất của bạn.
Gửi tệp thiết kế của bạn để được đánh giá DFM miễn phí. Các kỹ sư của chúng tôi phản hồi trong vòng 24 giờ.
